搜题

【单选题】

Verilog HDL程序的每个模块的内容都是嵌在（）两语句之间。

A、start和endmodule

B、module和end

C、module和endmodule

D、start和endstart

查看正确答案

更多“Verilog HDL程序的每个模块的内容都是嵌在（）两语句之间。”相关的问题

第1题

[填空题] Verilog HDL的模块Verilog HDL模块的T/O声明用来声明模块端口定义中各端口数据流动方向，包括（）、（）和（）。

点击查看答案

第2题

[填空题] Verilog HDL的模块端口定义用来声明电路设计模块的（）和（）。

点击查看答案

第3题

[填空题] Verilog HDL的功能描述是用来描述设计模块的（）和模块端口间的（）。

点击查看答案

第4题

[单选题] 在Verilog HDL模块中，task语句类似高级语言中的（）。

A、函数 B、常数 C、变量 D、子程序

点击查看答案

第5题

[单选题] 在Verilog HDL模块中，函数调用时返回一个用于（）的值。

A、表达式 B、输出 C、输入 D、程序包

点击查看答案

第6题

[填空题] 一个完整的Verilog HDL设计模块包括：（）、（）、（）和（）4个部分。

点击查看答案

第7题

[填空题] Verilog HDL的功能描述可以用（）、（）、（）和（）等方法来实现，通常把确定这些设计模块描述的方法称为建模。

点击查看答案

第8题

[填空题] Verilog HDL模块分为两种类型：一种是（）模块，即，描述某种电路系统结构，功能，以综合或者提供仿真模型为设计目的；另一种是（）模块，即，为功能模块的测试提供信号源激励、输出数据监测。

点击查看答案

第9题

[填空题] 一个基本的Verilog HDL程序由（）构成。

点击查看答案

账号：登录

TOP

请使用微信扫码支付

订单号：
遇到问题请联系在线客服