首页
>
动力与电气工程模拟试题
>
现场可编程逻辑门阵列(FPGA)模拟试题
>
Verilog HDL模块中...
搜题
搜题
用户
您好, 请在
下方输入框内
搜索其它题目:
搜题
题目内容
(请给出正确答案)
提问人:网友
发布时间:
【单选题】
在Verilog HDL模块中,函数调用时返回一个用于()的值。
A、表达式
B、输出
C、输入
D、程序包
查看正确答案
更多“在Verilog HDL模块中,函数调用时返回一个用于()的值。”相关的问题
第1题
[填空题]
Verilog
HDL
的
模块
Verilog
HDL
模块
的T/O声明用来声明
模块
端口定义中各端口数据流动方向,包括()、()和()。
点击查看答案
第2题
[填空题]
Verilog
8194
;
HDL
模块
分为两种类型:一种是()
模块
,即,描述某种电路系统结构,功能,以综合或者提供仿真模型为设计目的;另一种是()
模块
,即,为功能
模块
的测试提供信号源激励、输出数据监测。
点击查看答案
第3题
[单选题]
在
Verilog
8194
;
HDL
模块
中,task语句类似高级语言中的()。
A、函数 B、常数 C、变量 D、子程序
点击查看答案
第4题
[填空题]
Verilog
8194
;
HDL
很好地支持了“自顶向下”的设计理念,即,复杂任务分解成的小
模块
完成后,可以通过()的方式,将系统组装起来。
点击查看答案
第5题
[填空题]
Verilog
HDL
的
模块
端口定义用来声明电路设计
模块
的()和()。
点击查看答案
第6题
[填空题]
Verilog
HDL
的功能描述是用来描述设计
模块
的()和
模块
端口间的()。
点击查看答案
第7题
[] 主要的
HDL
语言是哪两种?
Verilog
8194
;
HDL
语言的特点是什么?
点击查看答案
第8题
[填空题]
在
Verilog
8194
;
HDL
的逻辑运算中,设a=2,b=0,则a&&b结果为(),
8194
;a||b结果为()。
点击查看答案
第9题
[填空题]
HDL
综合器就是逻辑综合的过程,把可综合的V
HDL
/
Verilog
8194
;
HDL
转化成硬件电路时,包含了三个过程,分别是()、()、()。
点击查看答案
账号:
登录
答题记录
我的收藏
我的题库
客服
TOP
请使用微信扫码支付
订单号:
遇到问题请联系
在线客服