搜题

【填空题】

一个基本的Verilog HDL程序由（）构成。

查看正确答案

更多“一个基本的Verilog HDL程序由（）构成。”相关的问题

第1题

[填空题] Verilog HDL的模块Verilog HDL模块的T/O声明用来声明模块端口定义中各端口数据流动方向，包括（）、（）和（）。

点击查看答案

第2题

[单选题] 在Verilog HDL模块中，函数调用时返回一个用于（）的值。

A、表达式 B、输出 C、输入 D、程序包

点击查看答案

第3题

[填空题] 一个完整的Verilog HDL设计模块包括：（）、（）、（）和（）4个部分。

点击查看答案

第4题

[] 主要的HDL语言是哪两种？Verilog HDL语言的特点是什么？

点击查看答案

第5题

[填空题] Verilog HDL提供了标准的系统任务，用于常用的操作。如显示、文件输入/输出等，系统函数前都有一个标志符（）加以确认。

点击查看答案

第6题

[填空题] HDL综合器就是逻辑综合的过程，把可综合的VHDL/Verilog HDL转化成硬件电路时，包含了三个过程，分别是（）、（）、（）。

点击查看答案

第7题

[单选题] 在Verilog HDL模块中，task语句类似高级语言中的（）。

A、函数 B、常数 C、变量 D、子程序

点击查看答案

第8题

[单选题] Verilog HDL程序的每个模块的内容都是嵌在（）两语句之间。

A、start和endmodule B、module和end C、module和endmodule D、start和endstart

点击查看答案

第9题

[填空题] Verilog HDL的模块端口定义用来声明电路设计模块的（）和（）。

点击查看答案

账号：登录

TOP

请使用微信扫码支付

订单号：
遇到问题请联系在线客服