搜题

【单选题】

在Verilog HDL中，语句“always@（posedge clk）”表示模块的事件是由clk的（）触发的。

A、下降沿

B、上升沿

C、高电平

D、低电平

查看正确答案

更多“在Verilog HDL中，语句“always@（posedge clk）”表示模块的事件是由clk的（）触发的。”相关的问题

第1题

[填空题] Verilog HDL的always块语句中的语句是（）语句，always块本身却是（）语句。

点击查看答案

第2题

[] Verilog HDL中的always语句中的语句是（）语句。

点击查看答案

第3题

[填空题] 在Verilog HDL的阻塞赋值语句中，赋值号”=”左边的赋值变量必须是（）型变量。

点击查看答案

第4题

[] 在Verilog HDL的非阻塞赋值语句中，赋值号是（），赋值变量必须是（）型变量。

点击查看答案

第5题

[填空题] 在Verilog HDL的if语句中，系统对表达式的值进行判断，若值为0，x或z，则按（）处理，若为1，则按（）处理。

点击查看答案

第6题

[填空题] 在verilog HDL的always块本身是（）语句。

点击查看答案

第7题

[单选题] 在Verilog HDL模块中，task语句类似高级语言中的（）。

A、函数 B、常数 C、变量 D、子程序

点击查看答案

第8题

[填空题] Verilog HDL的连续赋值语句的关键字是（），赋值符号是（）。

点击查看答案

第9题

[单选题] 在Verilog HDL中，连续赋值语句的关键字是（）。

A、assign B、ASSIGN C、Assign D、以上均可

点击查看答案

第10题

[填空题] Verilog HDL的模块Verilog HDL模块的T/O声明用来声明模块端口定义中各端口数据流动方向，包括（）、（）和（）。

点击查看答案

账号：登录

TOP

请使用微信扫码支付

订单号：
遇到问题请联系在线客服