搜题

【单选题】

在Verilog HDL的设计模块中，最常用的寄存器型变量是（）型变量。

A、reg

B、nets

C、reg或nets

D、integer

查看正确答案

更多“在Verilog HDL的设计模块中，最常用的寄存器型变量是（）型变量。”相关的问题

第1题

[填空题] Verilog HDL的模块Verilog HDL模块的T/O声明用来声明模块端口定义中各端口数据流动方向，包括（）、（）和（）。

点击查看答案

第2题

[填空题] Verilog HDL的模块端口定义用来声明电路设计模块的（）和（）。

点击查看答案

第3题

[填空题] Verilog HDL的功能描述是用来描述设计模块的（）和模块端口间的（）。

点击查看答案

第4题

[填空题] 一个完整的Verilog HDL设计模块包括：（）、（）、（）和（）4个部分。

点击查看答案

第5题

[填空题] Verilog HDL的功能描述可以用（）、（）、（）和（）等方法来实现，通常把确定这些设计模块描述的方法称为建模。

点击查看答案

第6题

[填空题] Verilog HDL模块分为两种类型：一种是（）模块，即，描述某种电路系统结构，功能，以综合或者提供仿真模型为设计目的；另一种是（）模块，即，为功能模块的测试提供信号源激励、输出数据监测。

点击查看答案

第7题

[] Verilog HDL的功能描述是用来描述设计模块的内部结构和模块端口间的逻辑关系，通常把确定这些设计模块描述的方法称为（）。

A、A.综合 B、B.仿真 C、C.建模 D、D.设计

点击查看答案

第8题

[填空题] Verilog HDL很好地支持了“自顶向下”的设计理念，即，复杂任务分解成的小模块完成后，可以通过（）的方式，将系统组装起来。

点击查看答案

第9题

[单选题] 在Verilog HDL模块中，task语句类似高级语言中的（）。

A、函数 B、常数 C、变量 D、子程序

点击查看答案

账号：登录

TOP

请使用微信扫码支付

订单号：
遇到问题请联系在线客服