搜题

【单选题】

T触发器的输出状态是在CP脉冲的（）到来时改变。

A、上升沿

B、下降沿

C、高电平

D、低电平

查看正确答案

更多“T触发器的输出状态是在CP脉冲的（）到来时改变。”相关的问题

第1题

[单选题] 由D触发器转换成的T触发器其输出状态是在CP脉冲的（）时变化。

A、下降沿到来 B、上升沿到来 C、低电平 D、高电平

点击查看答案

第2题

[] 由D触发器转换成的T触发器其输出状态是在CP脉冲的（）时变化。

A、A.下降沿到来 B、B.上升沿到来 C、C.低电平 D、D.高电平

点击查看答案

第3题

[填空题] 在时钟脉冲控制下，JK触发器输入端J=0、K=0时，触发器状态为（）；J=1、K=0时，触发器状态为（）；J=l、K=1时，触发器状态随CP脉冲的到来而（）。

点击查看答案

第4题

[填空题] 在CP脉冲到来后，D触发器的状态与其（）的状态相同。

点击查看答案

第5题

[简答题] 图示电路中，已知CP和输入信号T的电压波形，试画出触发器输出端的电压波形，设触发器的起始状态为Q=0。

点击查看答案

第6题

[单选题] （）触发器具有共同的动作特点，即触发器的次态仅取决于CP信号上升沿或下降沿到来时刻输入的逻辑状态，而在这时刻之前或之后，输入信号的变化对触发器输出的状态没有影响。

A、边沿 B、JK C、同步 D、异步

点击查看答案

第7题

[简答题] 图是一个自循环移位寄存器逻辑图，触发器初始状态为100，在CP端连续输入6个时钟脉冲，用表格形式列出在6个时钟脉冲作用下3个触发器的状态变化。

点击查看答案

第8题

[单选题] 正边沿触发器在（）时，输出端的逻辑状态会发生改变（即触发有效）。

A、输入逻辑电平改变 B、CP脉冲从低电平变成高电平 C、CP脉冲从高电平变成低电平 D、高电平

点击查看答案

第9题

[单选题] 如图所示，设触发器的初始状态为0，当时钟脉冲C到来后，触发器的状态将为（）。

A、0 B、1 C、高阻 D、时钟脉冲C

点击查看答案

账号：登录

TOP

请使用微信扫码支付

订单号：
遇到问题请联系在线客服