搜题

【单选题】

正边沿触发器在（）时，输出端的逻辑状态会发生改变（即触发有效）。

A、输入逻辑电平改变

B、CP脉冲从低电平变成高电平

C、CP脉冲从高电平变成低电平

D、高电平

查看正确答案

更多“正边沿触发器在（）时，输出端的逻辑状态会发生改变（即触发有效）。”相关的问题

第1题

[单选题] 关于维持阻塞型D触发器说法错误的是（）。

A、CP=1时，输出端的状态随着输入端的变化而变化 B、CP=0时，输出端的状态随着输入端的变化而变化 C、CP=1时，输出端的状态总比输入端状态变化晚一步 D、边沿触发方式可以提高可靠性和抗干扰能力

点击查看答案

第2题

[简答题] 设图中各个边沿触发器的初始状态皆为“0”状态，试画出连续六个时钟周期作用下，各触发器Q端的波形。

点击查看答案

第3题

[填空题] 触发器有（）个稳定状态，通常用（）端的输出状态来表示触发器的状态。

点击查看答案

第4题

[单选题] （）触发器具有共同的动作特点，即触发器的次态仅取决于CP信号上升沿或下降沿到来时刻输入的逻辑状态，而在这时刻之前或之后，输入信号的变化对触发器输出的状态没有影响。

A、边沿 B、JK C、同步 D、异步

点击查看答案

第5题

[判断题] 主从JK触发器、边沿JK触发器和同步JK触发器的逻辑功能完全相同。

点击查看答案

第6题

[] 一个只有单端输入的边沿触发器，输入信号为0，原来所处状态Q=1，在时钟信号改变时，触发器状态Q变为0，则该触发器为（）。

A、A.RS触发器 B、B.JK触发器 C、C.D触发器 D、D.T触发器

点击查看答案

第7题

[判断题] 对边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次。

点击查看答案

第8题

[简答题] 由维阻D触发器和边沿JK触发器组成的电路如图（a）所示，各输入端波形如图（b）。当各触发器的初态为“0”时，试画出Q1和Q2端的波形，并说明此电路的功能。

点击查看答案

第9题

[简答题] 设下图中各触发器的初始状态皆为Q=0，试画出在CLK信号连续作用下各触发器输出端的电压波形。

点击查看答案

账号：登录

TOP

请使用微信扫码支付

订单号：
遇到问题请联系在线客服