【单选题】
在Verilog HDL的并接操作运算中，已知A=8`b11010001，B=8`b10100010，则{A[3：0]，B[5：2]}的结果是（）。
A、8`b11010001
B、8`b101000010
C、8`b00011000
D、8`b11110000
查看正确答案A、逻辑右移 B、算术右移 C、逻辑左移 D、算术左移
搜题
更多“在Verilog HDL的并接操作运算中，已知A=8`b11010001，B=8`b10100010，则{A[3：0]，B[5：2]}的结果是（）。”相关的问题
