搜题

【单选题】

在Verilog HDL的缩减操作运算中，设A=8`b11010001，则”&A”的运算结果为（）。

A、0

B、1

C、x

D、z

查看正确答案

更多“在Verilog HDL的缩减操作运算中，设A=8`b11010001，则”&A”的运算结果为（）。”相关的问题

第1题

[填空题] 在Verilog HDL的"与缩减"运算中，只有操作数中的数字全为（）时，结果才为1。

点击查看答案

第2题

[填空题] 在进行Verilog HDL的位运算时，当两个操作数的位宽不同时，计算机会自动将两个操作数按（）对齐，位数少的操作数会在高位用（）补齐。

点击查看答案

第3题

[单选题] 在Verilog HDL的转移操作运算中，用符号”>>”实现对操作数的（）操作。

A、逻辑右移 B、算术右移 C、逻辑左移 D、算术左移

点击查看答案

第4题

[填空题] 在Verilog HDL的逻辑运算中，设a=4´b1010，a>>1结果是（）。

点击查看答案

第5题

[填空题] 在进行Verilog HDL的关系运算时，如果关系是真，则计算结果为（）；如果关系是假，则计算结果是（）；如果某个操作数的值不定，则计算结果为（）。

点击查看答案

第6题

[单选题] 在Verilog HDL的并接操作运算中，用符号”

A、逻辑右移 B、算术右移 C、逻辑左移 D、算术左移

点击查看答案

第7题

[] 在Verilog HDL的逻辑运算中，设A=4´b1010，则表达式~A的结果为（）。

点击查看答案

第8题

[单选题] 在Verilog HDL的关系运算中，如果某个操作数的值不定，则计算结果为（）。

A、0 B、1 C、x D、z

点击查看答案

第9题

[填空题] 在Verilog HDL的逻辑运算中，设a=2，b=0，则a&&b结果为（）， a||b结果为（）。

点击查看答案

账号：登录

TOP

请使用微信扫码支付

订单号：
遇到问题请联系在线客服