搜题

【简答题】

试描述一个同步置数、同步清零的8位加法计数器，写出FPGA程序。

查看正确答案

更多“试描述一个同步置数、同步清零的8位加法计数器，写出FPGA程序。”相关的问题

第1题

[单选题] 同步计数器和异步计数器的区别是（）。

A、前者各触发器的触发脉冲相同，而后者不同 B、前者有同步清零端，而后者有异步清零端 C、前者有同步置数端，而后者异步置数端 D、前者靠同步输入端控制计数规律，而后者靠异步输入端控制计数规律

点击查看答案

第2题

[简答题] 试用两片4位二进制加法计数器74161采用并行进位方式构成8位二进制同步加法计数器。模为16×16=256。

点击查看答案

第3题

[单选题] 下列的（）不是寄存器的基本逻辑功能。

A、异步清零 B、同步清零 C、数据并行输入/输出 D、保持

点击查看答案

第4题

[简答题] 74LS161是同步4位二进制加法计数器，其逻辑功能表如下，试分析下列电路是几进制计数器，并画出其状态图。

点击查看答案

第5题

[] 用计数器74LS160芯片和与非门接成计数长度为41的计数器，采用同步级联，异步清零端设计。

A、用计数器74LS160芯片和与非门接成计数长度为41的计数器，采用同步级联，异步清零端设计。

点击查看答案

第6题

[简答题] 试用74161构成九进制计数器。（可采用异步清零法或同步预置数法）

点击查看答案

第7题

[简答题] 用4位二进制计数集成芯片CT74LS161采用两种方法实现模值为10的计数器，要求画出接线图和全状态转换图。（CT74LS161如图所示，其LD端为同步置数端，CR为异步复位端）

点击查看答案

第8题

[] 设计一个具有同步置1，异步清0的D触发器。

点击查看答案

第9题

[] 试描述一个异步清0、异步置1的D触发器，写出FPGA程序。

点击查看答案

账号：登录

TOP

请使用微信扫码支付

订单号：
遇到问题请联系在线客服