搜题

【问答题】

设计一个具有同步置1，异步清0的D触发器。

查看正确答案

更多“设计一个具有同步置1，异步清0的D触发器。”相关的问题

第1题

[] 试描述一个异步清0、异步置1的D触发器，写出FPGA程序。

点击查看答案

第2题

[单选题] 基本RS触发器的输入直接控制其输出状态，所以它不能被称为（）触发器。

A、直接置1、清0 B、直接置位、复位 C、同步 D、异步

点击查看答案

第3题

[单选题] 同步计数器和异步计数器的区别是（）。

A、前者各触发器的触发脉冲相同，而后者不同 B、前者有同步清零端，而后者有异步清零端 C、前者有同步置数端，而后者异步置数端 D、前者靠同步输入端控制计数规律，而后者靠异步输入端控制计数规律

点击查看答案

第4题

[单选题] 触发器的异步置1端有效时，（）。

A、在时钟作用下对Q清0 B、在时钟作用下对Q置1 C、立刻对Q清0 D、立刻对Q置1

点击查看答案

第5题

[单选题] 仅具有“置0”“置1”功能的触发器叫（）

A、JK触发器 B、RS触发器 C、D触发器

点击查看答案

第6题

[单选题] 关于同步时序逻辑电路，下面表述正确的是（）。

A、所有触发器类型相同 B、所有触发器的时钟相同 C、比同样功能的异步时序逻辑电路简单 D、没有异步清0功能

点击查看答案

第7题

[单选题] 具有“置0”“置1“保持”和“计数翻转”功能的触发器叫（）

A、JK触发器 B、D触发器 C、T触发器

点击查看答案

第8题

[单选题] 具有：置0、置1、保持和翻转功能的触发器是（）

A、JK触发器 B、SR触发器 C、D触发器 D、T触发器

点击查看答案

第9题

[单选题] 触发器异步输入端为低电平有效时，如果异步输入端RD’=1，SD’=0，则触发器直接置成（）状态。

A、0 B、1 C、0、1都可 D、不确定

点击查看答案

账号：登录

TOP

请使用微信扫码支付

订单号：
遇到问题请联系在线客服