搜题

【单选题】

在Verilog HDL的常数中，十六进制数符号是用（）表示。

A、d或D

B、b或B

C、o或O

D、h或H

查看正确答案

更多“在Verilog HDL的常数中，十六进制数符号是用（）表示。”相关的问题

第1题

[填空题] 在Verilog HDL中的常数包括（）、（）和（）三种。

点击查看答案

第2题

[单选题] 在Verilog HDL模块中，task语句类似高级语言中的（）。

A、函数 B、常数 C、变量 D、子程序

点击查看答案

第3题

[单选题] 在Verilog HDL的常数中，未知数字是用（）表示。

A、_ B、X C、Z D、W

点击查看答案

第4题

[单选题] 在Verilog HDL的常数中，高阻态数字是用（）表示。

A、X B、H C、r D、Z

点击查看答案

第5题

[填空题] Verilog HDL的模块Verilog HDL模块的T/O声明用来声明模块端口定义中各端口数据流动方向，包括（）、（）和（）。

点击查看答案

第6题

[简答题] 根据下列条件使用等价划分法设计测试用例。某一8位微机，其十六进制常数定义为：以0x或0X开头的数是十六进制整数，其值的范围是-7f～7f（表示十六进制的大小写字母不加区别），如0X13，0X6A，-0X3c。

点击查看答案

第7题

[单选题] 在Verilog HDL的常数中，二进制数符号是用（）表示。

A、d或D B、b或B C、o或O D、h或H

点击查看答案

第8题

[单选题] 在Verilog HDL的常数中，八进制数符号是用（）表示。

A、d或D B、b或B C、o或O D、h或H

点击查看答案

第9题

[填空题] 在十六进制数与ASCII码值的转换过程中，当十六进制数在0~9之间时，其对应的ASCII码值为该十六进制数加（）。

点击查看答案

账号：登录

TOP

请使用微信扫码支付

订单号：
遇到问题请联系在线客服