搜题

【简答题】

用J-K触发器设计一个七进制可逆计数器，要求当X=1时，进行加1计数；当X=0时，进行减1计数，并判定它们能否自启动。

查看正确答案

更多“用J-K触发器设计一个七进制可逆计数器，要求当X=1时，进行加1计数；当X=0时，进行减1计数，并判定它们能否自启动。”相关的问题

第1题

[] 构成同步二进制计数器一般应选用的触发器是（）。

A、A.D触发器 B、B.R-S触发器 C、C.J-K触发器 D、D.T触发器

点击查看答案

第2题

[] 用触发器设计一个同步十七进制计数器所需要的触发器数目是（）。

A、A.2 B、B.3 C、C.4 D、D.5

点击查看答案

第3题

[] 下图电路中，触发器构成了（）下图电路中，触发器构成了（）

A、A.二进制计数器 B、B.三进制计数器 C、C.四进制计数器 D、D.五进制计数器

点击查看答案

第4题

[简答题] 采用JK触发器设计一个可控同步二进制码计数器：当控制信号X=0时，实现模6加法计数；当控制信号X=1时，实现模7减法计数器，要求：（1）列出状态转换表；（2）求出各JK触发器驱动方程。（不画逻辑电路图）

点击查看答案

第5题

[填空题] 一个触发器可以构成（）位二进制计数器，它有（）种工作状态，若需要表示n位二进制数，则需要（）个触发器。

点击查看答案

第6题

[判断题] 设计一个3进制计数器可用2个触发器实现。

点击查看答案

第7题

[简答题] 试用JK触发器设计一个同步五进制加法计数器，要求电路能够自启动。

点击查看答案

第8题

[判断题] 二进制异步加计数器若用上升沿触发的D触发器组成，则应将低位触发器的端与相邻高一位触发器的时钟信号CP相连。

点击查看答案

第9题

[判断题] 二进制异步加计数器若用下降沿触发的D触发器组成，则应将低位触发器的端与相邻高一位触发器的时钟信号CP相连。

点击查看答案

账号：登录

TOP

请使用微信扫码支付

订单号：
遇到问题请联系在线客服