A、SR
B、JK
C、T
D、T′
更多“ 对于D触发器，若D=<img src="https://nimg.ppkao.com/2019-04/wangjue/2019041614442443151.jpg?sign=8c92e926c1b2ffafc5c13e034e6c40c6&t=62d5a30c" />，则可完成（）触发器的逻辑功能。”相关的问题
A、若主从结构RS触发器各输入端的电压波形如图中所示，试画出端<img src="https://img.ppkao.com/2018-10/luoyueping/2018101417005533664.jpg" />对应的电压波形。设触发器的初始状态为Q=0。
<img src="https://img.ppkao.com/2018-10/luoyueping/2018101417011615160.jpg" />
A、二进制异步加计数器若用下降沿触发的D触发器组成，则应将低位触发器的<img src="https://img.ppkao.com/2019-04/wangjue/2019041614524671325.jpg" />端与相邻高一位触发器的时钟信号CP相连。
A、A.0
B.1
C.Q
D.<img src="https://img.ppkao.com/2018-09/wangjing/2018090616273927282.jpg" />
A、电路如下图（图中为下降沿Jk触发器），触发器当前状态Q3Q2Q1为“011”，请问时钟作用下，触发器下一状态为（）
<img src="https://img.ppkao.com/2019-04/wangjue/2019041613180672426.jpg"/>
A、设电路如下图所示8位D触发器的输入端接至PC/XT总线。<img src="https://img.ppkao.com/2018-08/chenfang/2018081917334646878.jpg" />
客服
TOP
查看正确答案
