搜题

【判断题】

TTL门电路在高电平输入时，其输入电流很小，74LS系列每个输入端的输入电流在40uA以下。

A、电路如下图（图中为下降沿Jk触发器），触发器当前状态Q₃Q₂Q₁为“011”，请问时钟作用下，触发器下一状态为（）

查看正确答案

更多“TTL门电路在高电平输入时，其输入电流很小，74LS系列每个输入端的输入电流在40uA以下。”相关的问题

第1题

[判断题] TTL门电路在高电平输入时，其输入电流很小，74LS系列每个输入端的输入电流在40uA以下。

点击查看答案

第2题

[填空题] 当外界干扰较小时，TTL与非门闲置的输入端可以悬空处理；TTL或非门不使用的闲置输入端应与地相接；CMOS门输入端口为“与”逻辑关系时，闲置的输入端应接高电平，具有“或”逻辑端口的CMOS门多余的输入端应接低电平；即CMOS门的闲置输入端不允许（）。

点击查看答案

第3题

[] 在图所示TTL门电路中，已知门电路输出的高电平UOH=3V，输出的低电平UOL=0.3V，输入A、B、C的波形如图（b）所示，试画出Y的波形图。

A、在图所示TTL门电路中，已知门电路输出的高电平U_OH=3V，输出的低电平U_OL=0.3V，输入A、B、C的波形如图（b）所示，试画出Y的波形图。

点击查看答案

第4题

[单选题] 下列哪组符合同或门电路的特点（）

A、全部输入都是低电平时，输出是高电平 B、至少有一个输入是低电平时，输出是高电平 C、全部输入都是高电平时，输出时低电平

点击查看答案

第5题

[填空题] TTL逻辑电路的典型逻辑电平是：高电平（），低电平（）。逻辑输入电平使大多数晶体管处于（）。

点击查看答案

第6题

[多选题] TTL“与非”门的主要参数（）

A、输出高电平电压 B、输入高电平电流 C、输入低电平电流 D、扇出系数 E、平均传输延迟时间

点击查看答案

第7题

[简答题] 计算图中上拉电阻RL的阻值范围。前级输出门均为74LS系列OC门，电源VCC=5V，输出高电平VOH≥3.2V，输出低电平VOL≤0.4V。输出管截止时漏电流IOH≤0.1mA，低电平输出时允许的最大负载电流IOL（max）=8 mA，后级的74系列TTL或非门，输入电流IIL≤-0.4mA，IIH≤0.02 mA；后级的74系列TTL非门，输入电流IIL≤-0.4mA，IIH≤0.02 mA。

点击查看答案

第8题

[] 图中为TTL门电路，其输出为（）状态。图中为TTL门电路，其输出为（）状态。

A、A.高电平 B、B.低电平 C、C.高阻态 D、D.不确定

点击查看答案

第9题

[] 图中为TTL门电路，其输出为（）状态图中为TTL门电路，其输出为（）状态

A、A.高电平 B、B.低电平 C、C.高阻态 D、D.不确定

点击查看答案

账号：登录

TOP

请使用微信扫码支付

订单号：
遇到问题请联系在线客服