搜题

【判断题】

8086系统中低8位数据总线与奇存储体相连，高8位数据总线与偶存储体相连。

查看正确答案

更多“8086系统中低8位数据总线与奇存储体相连，高8位数据总线与偶存储体相连。”相关的问题

第1题

[判断题] 8086系统中的奇存储体和偶存储体都是512KB。

点击查看答案

第2题

[填空题] 8086CPU系统的存储器结构中，1MB的存储体分两个库，每个库的容量都是（）KB，其中和数据总线高八位相连的库全部由（）单元组成，称为高位字节库，并用（）作为此库的选通信号。

点击查看答案

第3题

[简答题] 8086CPU中信号和A0信号是通过怎样的组合解决存储器和外设端口的读／写的？这种组合决定了8086系统中存储器偶地址体及奇地址体之间应该用什么信号区分？怎样区分？

点击查看答案

第4题

[] 8086CPU的控制线/BHE=0，地址线A0=0时，CPU（）。

A、A.从偶地址开始完成8位数据传送 B、B.从偶地址开始完成16位数据传送 C、C.从奇地址开始完成8位数据传送 D、D.从奇地址开始完成16位数据传送

点击查看答案

第5题

[简答题] 考虑以下两种总线：总线1是64位数据和地址复用的总线。能在一个时钟周期中传输一个64位的数据或地址。任何一个读写操作总是先用一个时钟周期传送地址，然后有2个时钟周期的延迟，从第四时钟周期开始，存储器系统以每个时钟2个字的速度传送，最多传送8个字。总线2是分离的32位地址和32位数据的总线。读操作包括：一个时钟周期传送地址，2个时钟周期延迟，从第四周期开始，存储器系统以每时钟1个字的速度传输最多8个字。对于写操作，在第一个时钟周期内第一个数据字与地址一起传输，经过2个时钟周期的延迟后，以每个时钟1个字的速度最多传输7个余下的数据字。假定进行60%的读操作和40%的写操作。在以下两种情况下，求这两种总线和存储器能提供的带宽。 ①只进行单数据字的传输。 ②所有的传输都是8个字的数据块。

点击查看答案

第6题

[判断题] 8086的数据总线为16位，也就是说8086的数据总线的个数、或说条数、位数是16。

点击查看答案

第7题

[填空题] 8086CPU的数据总线是（）位的，8088CPU的数据总线是（）位的。8086地址线（）位。

点击查看答案

第8题

[单选题] 8086系统中若访问奇存储体的一个字节单元，则此时与A0是（）状态。

A、0，1 B、1，0 C、0，0 D、1，1

点击查看答案

第9题

[单选题] 8086系统中若访问奇存储体的一个字节单元，则此时与A0是（）状态。

A、1，0 B、0，1 C、0，0 D、1，1

点击查看答案

账号：登录

TOP

请使用微信扫码支付

订单号：
遇到问题请联系在线客服