搜题

【单选题】

加法器采用并行进位的目的是（）。

A、提高加法器的速度

B、快速传递进位信号

C、优化加法器结构

D、增强加法器功能

查看正确答案

更多“加法器采用并行进位的目的是（）。”相关的问题

第1题

[判断题] 并行加法器采用先行进位（并行进位）的目的是简化电路结构。

点击查看答案

第2题

[简答题] 设A4~A1和B4~B1分别是四位加法器的两组输入，C0为低位来的进位。当加法器分别采用串行进位和先行进位时，写出四个进位C4~C1的逻辑表达式。

点击查看答案

第3题

[填空题] 并行（超前）进位加法器工作速度（），但电路（）；串行进位工速度（），但电路（）。

点击查看答案

第4题

[判断题] 超前进位加法器比串行进位加法器速度慢。

点击查看答案

第5题

[判断题] 超前进位加法器比串行进位加法器速度慢。

点击查看答案

第6题

[] 用74283（4位二进制全加器）加法器和逻辑门设计实现一位8421BCD码加法器电路，输入输出均是BCD码，CI为低位的进位信号，CO为高位的进位信号，输入为两个1位十进制数A，输出用S表示。（化简）

点击查看答案

第7题

[简答题] 试用两片4位二进制加法计数器74161采用并行进位方式构成8位二进制同步加法计数器。模为16×16=256。

点击查看答案

第8题

[单选题] 在定点二进制运算器中，加法运算一般通过（）来实现。

A、原码运算的二进制加法器 B、反码运算的二进制加法器 C、补码运算的十进制加法器 D、补码运算的二进制加法器

点击查看答案

第9题

[单选题] 下列关于加时器的说法正确的是（）

A、加法器不可以设计成减法器 B、用加法器可以设计任何组合逻辑电路 C、用加法器不可以设计组合逻辑电路 D、用加法器可以设计组合逻辑电路，但逻辑函数必须能化成两个数相加的形式

点击查看答案

账号：登录

TOP

请使用微信扫码支付

订单号：
遇到问题请联系在线客服