搜题

【单选题】

对于ARM7三级流水线，当一条指令被译码时，上一条指令正被（）

A、取指

B、译码

C、PC值递增

D、执行

查看正确答案

更多“对于ARM7三级流水线，当一条指令被译码时，上一条指令正被（）”相关的问题

第1题

[单选题] 对于ARM五级流水线，当一条指令被译码时，下一条指令正被（）

A、取指 B、译码 C、PC值递增 D、执行

点击查看答案

第2题

[单选题] 对于ARM五级流水线，当一条指令被译码时，上一条指令正被（）

A、取指 B、译码 C、PC值递增 D、执行

点击查看答案

第3题

[填空题] ARM7TDMI采用（）级流水线结构，ARM920TDMI采用（）级流水线。

点击查看答案

第4题

[] 请简述ARM7TDMI采用哪几级流水线结构，并说明在ARM状态下各阶段指令地址的关系。

点击查看答案

第5题

[] ’C54x DSP芯片采用了6级流水线的工作方式，即一条指令分为（）、取指、译码、（）、读数和执行6个阶段。

点击查看答案

第6题

[填空题] C54x DSP芯片采用了6级流水线的工作方式，即一条指令分为（）、取指、译码、（）、读数和执行6个阶段。

点击查看答案

第7题

[单选题] ARM7微处理器具有（）流水线。

A、三级 B、四级 C、五级 D、六级

点击查看答案

第8题

[简答题] 指令流水线右取指（IF）、译码（ID）、执行（EX）、访存（MEM）、写回寄存器堆（WB）五个过程段，共有20条指令连续输入此流水线。（1）画出流水处理的时空图，假设时钟周期为100ns。（2）求流水线的实际吞吐率（单位时间里执行完毕的指令数）。

点击查看答案

第9题

[简答题] 假定最复杂的一条指令所用的组合逻辑分成6块，依次为A~F，其延迟分别为80ps、30ps、60ps、50ps、70ps、10ps。在这些组合逻辑块之间插入必要的流水段寄存器就可实现相应的指令流水线，寄存器延迟为20ps。理想情况下，以下各种方式所得到的时钟周期、指令吞吐率和指令执行时间各是多少？应该在哪里插入流水线寄存器？插入两个流水段寄存器，得到一个三级流水线

点击查看答案

账号：登录

TOP

请使用微信扫码支付

订单号：
遇到问题请联系在线客服