搜题

【单选题】

用Verilog HDL的元件例化方式建模来完成的设计一般属于（）描述方式。

A、行为

B、结构

C、功能

D、行为和结构

查看正确答案

更多“用Verilog HDL的元件例化方式建模来完成的设计一般属于（）描述方式。”相关的问题

第1题

[简答题] 用元件例化语句设计如图所示电路。元件为2输入与非门

点击查看答案

第2题

[填空题] Verilog HDL的模块Verilog HDL模块的T/O声明用来声明模块端口定义中各端口数据流动方向，包括（）、（）和（）。

点击查看答案

第3题

[填空题] Verilog HDL的数字可以用（）、（）、（）和（）4种不同数制来表示。

点击查看答案

第4题

[填空题] Verilog HDL的功能描述可以用（）、（）、（）和（）等方法来实现，通常把确定这些设计模块描述的方法称为建模。

点击查看答案

第5题

[填空题] Verilog HDL有两种过程赋值方式：（）和（）。

点击查看答案

第6题

[] 主要的HDL语言是哪两种？Verilog HDL语言的特点是什么？

点击查看答案

第7题

[] 根据下图，用两种不同描述方式设计一4选1多路选择器。在设计中需要体现此电路由三个2选1多路选择器构成。解1：层次例化；解2：单层3进程。

A、根据下图，用两种不同描述方式设计一4选1多路选择器。在设计中需要体现此电路由三个2选1多路选择器构成。解1：层次例化；解2：单层3进程。

点击查看答案

第8题

[简答题] 设计一个4位乘法器，为此首先设计一个加法器，用例化语句调用这个加法器，用移位相加的方式完成乘法。并以此项设计为基础，使用GENERIC参数传递的功能，设计一个16位乘法器。

点击查看答案

第9题

[单选题] 在C语言的基础上演化而来的硬件描述语言是（）

A、VHDL B、Verilog HDL C、AHD D、CUPL

点击查看答案

账号：登录

TOP

请使用微信扫码支付

订单号：
遇到问题请联系在线客服