【单选题】
合电路的输出状态不会影响输入状态，这是由于（）。
A、组合电路的结构过于简单
B、组合电路的内部包含了记忆元件
C、组合电路的输出与输入之间不存在反馈网络
D、组合电路的输出端数目少于输入端数目
查看正确答案A、只和电路这一时刻的输入有关 B、只和电路原来的状态有关 C、不仅和电路这一时刻的输入有关，而且和电路原来的状态有关 D、和输入和原来状态都无关
搜题
更多“合电路的输出状态不会影响输入状态，这是由于（）。”相关的问题
第2题
A、A.时序电路中两个相同的状态叫等价状态 B、B.时序电路中的两个等价状态在相同的输入下输出相同，但次态不同 C、C.时序电路中的两个等价状态在相同的输入下输出相同，次态也相同 D、D.时序电路中的两个等价状态在相同的输入下输出不同，但次态相同
