【单选题】
Verilog HDL的字符串是用双引号括起来的（）序列。
A、可打印字符
B、大写字母
C、小写字母
D、字母或数字
查看正确答案
搜题
更多“Verilog HDL的字符串是用双引号括起来的（）序列。”相关的问题
第4题
A、格式转换说明以%开始，用于指定各输出值参数的输出格式 B、格式控制字符串是用双引号括起来的字符串，也称转换控制字符串 C、输出值参数表可有多个输出值，也可没有 D、一般情况下，格式控制字符串包括两部分：格式转换说明和需原样输出的普通字符
第6题
A、单引号速度快，双引号速度慢 B、双引号速度快，单引号速度慢 C、两者没有速度差别 D、双引号解析其中以$开头的变量，而单引号不解析 E、单引号解析其中\r\t等转义字符，而双引号不解析
