搜题

【单选题】

下图所示的触发器中，在CP上降沿到来时，触发器的次态Q<sup>n+1</sup>为（）<br /> <img src="https://nimg.ppkao.com/2019-04/wangjue/2019041616190832003.jpg?sign=c8b964c7284bc7c9fcb4791b9d364885&t=62d5b8e0" />

A、X

B、X⊕Qⁿ

C、Qⁿ

D、0

查看正确答案

更多“ 下图所示的触发器中，在CP上降沿到来时，触发器的次态Q<sup>n+1</sup>为（）<br /> <img src="https://nimg.ppkao.com/2019-04/wangjue/2019041616190832003.jpg?sign=c8b964c7284bc7c9fcb4791b9d364885&t=62d5b8e0" />”相关的问题

第1题

[判断题] 主从型JK触发器的从触发器开启时刻在CP下降沿到来时。

点击查看答案

第2题

[单选题] 由D触发器转换成的T触发器其输出状态是在CP脉冲的（）时变化。

A、下降沿到来 B、上升沿到来 C、低电平 D、高电平

点击查看答案

第3题

[判断题] 维持阻塞D触发器状态变化在CP下降沿到来时。

点击查看答案

第4题

[] 由D触发器转换成的T触发器其输出状态是在CP脉冲的（）时变化。

A、A.下降沿到来 B、B.上升沿到来 C、C.低电平 D、D.高电平

点击查看答案

第5题

[简答题] 电路如图4.26所示： (1) 图示电路中采用什么触发方式； (2) 分析下图所示时序逻辑电路，并指出其逻辑功能； (3) 设触发器初态为0，画出在CP脉冲下Q0和Q1的波形。

点击查看答案

第6题

[填空题] 在时钟脉冲控制下，JK触发器输入端J=0、K=0时，触发器状态为（）；J=1、K=0时，触发器状态为（）；J=l、K=1时，触发器状态随CP脉冲的到来而（）。

点击查看答案

第7题

[简答题] 分析下图所示的时序逻辑电路，设触发器的初态为Q1=Q0=0 画出时序图。

点击查看答案

第8题

[简答题] 分析下图所示的时序逻辑电路，设触发器的初态为Q1=Q0=0 分析电路的逻辑功能。

点击查看答案

第9题

[简答题] 分析下图所示的时序逻辑电路，设触发器的初态为Q1=Q0=0 列出状态转换真值表；

点击查看答案

账号：登录

TOP

请使用微信扫码支付

订单号：
遇到问题请联系在线客服