搜题

【单选题】

对于下降沿触发的D触发器，当时钟CP由1变为0时，触发器的状态Q由0变为1，则该触发器的输入端D为（）。

A、无法判断

B、任意值

C、0

D、1

查看正确答案

更多“对于下降沿触发的D触发器，当时钟CP由1变为0时，触发器的状态Q由0变为1，则该触发器的输入端D为（）。”相关的问题

第1题

[单选题] 对于上升沿触发的D触发器，若D＝0，当时钟CP由0变为1时，触发器的状态Q为（）。

A、不定 B、三态 C、0 D、1

点击查看答案

第2题

[判断题] 二进制异步加计数器若用下降沿触发的D触发器组成，则应将低位触发器的端与相邻高一位触发器的时钟信号CP相连。

点击查看答案

第3题

[单选题] 对于上升沿触发的JK触发器，假设其原来所处的状态Q＝0。现J＝0，K＝0，当时钟CP由0变为1时，触发器的状态Q变为（）。

A、三态 B、0和1 C、高阻 D、保持原状态不变

点击查看答案

第4题

[判断题] 二进制异步加计数器若用上升沿触发的D触发器组成，则应将低位触发器的端与相邻高一位触发器的时钟信号CP相连。

点击查看答案

第5题

[单选题] 按触发器触发方式的不同，双稳态触发器可分为（）

A、高电平触发和低电平触发 B、上升沿触发和下降沿触发 C、电平触发或边沿触发 D、输入触发或时钟触发

点击查看答案

第6题

[判断题] 主从型JK触发器的从触发器开启时刻在CP下降沿到来时。

点击查看答案

第7题

[单选题] 分析图中所示输入、输出Q的波形。则该触发器为（）

A、上升沿触发的T触发器 B、上升沿触发的D触发器 C、下降沿触发的T触发器 D、下降沿触发的D触发器

点击查看答案

第8题

[] 逻辑函数两次求反则还原，逻辑函数的对偶式再作对偶变换也还原为它本身。

A、二进制异步加计数器若用下降沿触发的D触发器组成，则应将低位触发器的端与相邻高一位触发器的时钟信号CP相连。

点击查看答案

第9题

[单选题] 分析图中所示输入、输出Q的波形。则该触发器为（）

A、上升沿触发的JK触发器 B、上升沿触发的SR触发器 C、下降沿触发的JK触发器 D、下降沿触发的SR触发器

点击查看答案

账号：登录

TOP

请使用微信扫码支付

订单号：
遇到问题请联系在线客服