首页
>
电子与通信技术模拟试题
>
EDA技术模拟试题
>
erilog HDL的行注释用符号()开...
搜题
搜题
用户
您好, 请在
下方输入框内
搜索其它题目:
搜题
题目内容
(请给出正确答案)
提问人:网友
发布时间:
【单选题】
Verilog HDL的行注释用符号()开始,注释到本*行结束。
A、/*
B、//
C、--
D、*/
查看正确答案
更多“Verilog HDL的行注释用符号()开始,注释到本*行结束。”相关的问题
第1题
[填空题]
Verilog
HDL
的简单标识符可以是字母,数字,下划线"_"和货币
符号
"$"等
符号
组成的任意序列,但首字符不能是()。
点击查看答案
第2题
[填空题]
Verilog
HDL
的连续赋值语句的关键字是(),赋值
符号
是()。
点击查看答案
第3题
[单选题] 在
Verilog
HDL
的并接操作运算中,
用
符号
”
A、逻辑右移 B、算术右移 C、逻辑左移 D、算术左移
点击查看答案
第4题
[单选题] 在
Verilog
HDL
的转移操作运算中,
用
符号
”>>”实现对操作数的()操作。
A、逻辑右移 B、算术右移 C、逻辑左移 D、算术左移
点击查看答案
第5题
[填空题]
Verilog
HDL
的模块
Verilog
HDL
模块的T/O声明
用
来声明模块端口定义中各端口数据流动方向,包括()、()和()。
点击查看答案
第6题
[填空题]
Verilog
HDL
的数字可以
用
()、()、()和()4种不同数制来表示。
点击查看答案
第7题
[填空题]
Verilog
HDL
的功能描述可以
用
()、()、()和()等方法来实现,通常把确定这些设计模块描述的方法称为建模。
点击查看答案
第8题
[] 主要的
HDL
语言是哪两种?
Verilog
HDL
语言的特点是什么?
点击查看答案
第9题
[填空题]
HDL
综合器就是逻辑综合的过程,把可综合的V
HDL
/
Verilog
HDL
转化成硬件电路时,包含了三个过程,分别是()、()、()。
点击查看答案
账号:
登录
答题记录
我的收藏
我的题库
客服
TOP
请使用微信扫码支付
订单号:
遇到问题请联系
在线客服