【单选题】
在VHDL的IEEE标准库中,预定义的位数据类型BIT有()种逻辑值。
A、2
B、3
C、8
D、9
A、2
B、3
C、8
D、9
A、VHDL程序中是区分大小写的。 B、一个完整的VHDL程序总是由库说明部分、实体和结构体等三部分构成 C、VHDL程序中的实体部分是对元件和外部电路之间的接口进行的描述,可以看成是定义元件的引脚 D、结构体是描述元件内部的结构和逻辑功能