搜题
用户您好, 请在下方输入框内搜索其它题目:
搜题
题目内容 (请给出正确答案)
提问人:网友 发布时间:
【简答题】

设计VHDL程序,实现两个8位二进制数相加,然后将和左移或右移4位,并分别将移位后的值存入变量AA和BB中。

更多“设计VHDL程序,实现两个8位二进制数相加,然后将和左移或右移4位,并分别将移位后的值存入变量AA和BB中。”相关的问题
第2题

A、下列各机器所表示的范围是多少?  B、(1)8进制无符号定点整  C、(2)8进制无符号定点小  D、(3)16进制无符号定点整  E、(4)用补码表示的16进制有符号整  

点击查看答案
第3题

A、这两个进制都为1  B、这两个进制都为0  C、这两个进制不相等  D、这两个进制相等  

点击查看答案
第4题

A、使用8进制,最右边一为1  B、使用8进制,最左边一为1  C、使用8进制,最右边一为0  D、使用8进制,最左边一为0  

点击查看答案
第8题

A、Bit()是据的最小单,即进制的1  B、Byte(字节)是基本存储单,对应8进制  C、worD(字)是整体参与运算和处理的一组进制  D、字长是“字”的进制,不固定  

点击查看答案
客服
TOP

请使用微信扫码支付

订单号:
遇到问题请联系在线客服